Text
Advanced Model Order Reduction Techniques in VLSI Design
Teknik pengurangan pesanan model (MOR) mengurangi kompleksitas desain VLSI, membuka jalan ke kecepatan operasi yang lebih tinggi dan ukuran fitur yang lebih kecil. Buku ini menyajikan pengantar sistematis, dan perlakuan terhadap, metode MOR utama yang digunakan di sirkuit linier umum, menggunakan contoh dunia nyata untuk menggambarkan keuntungan dan kerugian dari masing-masing algoritme. Setelah meninjau teknik berbasis proyeksi tradisional, cakupan berkembang ke metode MOR yang lebih maju untuk desain VLSI, termasuk HMOR, metode realisasi seimbang terpotong pasif (TBR), pemodelan induktansi yang efisien melalui model VPEC, dan teknik MOR pelestarian struktur. Jika memungkinkan, metode numerik didekati dari perspektif insinyur CAD, menghindari matematika yang kompleks dan memungkinkan pembaca untuk menangani masalah desain nyata dan mengembangkan alat yang lebih efektif. Dengan contoh praktis dan lebih dari 100 ilustrasi, buku ini cocok untuk peneliti dan mahasiswa pascasarjana teknik elektro dan komputer, serta praktisi yang bekerja di industri desain VLSI.
20150299 | 621.39 SHE a c.1 | Perpustakaan Pusat ITERA (Rak Kelas 600) | Tersedia |
Tidak tersedia versi lain